封装技术面临新挑战

先进封装在开发新的系统级芯片设计中扮演着越来越重要的角色，并成为一种更可行的选择，但它也为芯片制造商提供了一系列令人困惑的选择，有时价格也很高。汽车，服务器，智能手机和其他系统已经采用一种或另一种形式的高级封装。对于其他应用，这是过大的，并且简单的商品封装就足够了。

尽管如此，高级封装正迅速成为许多人的诱人选择。业界正在开发新形式的高级封装或升级现有技术，以用于5G和AI等一系列应用。达到这一点已经花费了行业多年的时间。几十年来，可以将模具组装成基本封装。但是，随着规模逐渐枯竭，封装提供了一套全新的架构选择，可以提高性能，降低功耗并为设计增加灵活性，从而既可以针对特定市场进行定制，又可以缩短上市时间。

但是，没有一种封装类型可以满足所有需求。每个应用都是不同的，每个都有其独特的要求。在某些情况下，高级封装甚至可能不是正确的解决方案。

半导体工程公司研究了高级封装在四个市场中的优势和挑战：服务器，网络设备，智能眼镜和军事/航空航天。尽管这只是可能应用的示例，但它突出显示了芯片制造商未来将在封装方面面临的一些主要问题和挑战。根据YoleDéveloppement的数据，2019年整个IC封装市场价值680亿美元。根据Yole的说法，其中高级封装行业在2019年为290亿美元，预计将增长6.6％，到2025年达到420亿美元。

在尖端节点，晶圆成本是天文数字，因此，很少有客户和应用能够负担得起昂贵的工艺技术的费用。即使对于负担得起成本的客户，他们的某些裸片尺寸也正在与最大标线片尺寸相抵触。当然，这导致了产量挑战，从而进一步加剧了成本问题。客户需要更优化的技术解决方案，它将提供更具成本效益的业务解决方案。

从上市时间的角度来看，对于许多人来说，设计和验证大型片上系统（SoC）所花费的时间也是很多人的关注。”在服务器世界中，这既指向分解（不需要最先进的数字逻辑或从中受益的卸载功能），也指向使用高速管芯对管芯互连的异构集成。有许多选项可用，但当前的话题是小芯片。在小芯片中，芯片制造商可以在一个库中具有一个模块化管芯或小芯片的菜单，而并非所有这些都必须在同一处理节点上进行开发。

通常，包含小芯片的设计类似于单片SoC，但是开发成本较低。在纸面上听起来一切都很好，但是仍然存在一些挑战。“这是一个新兴的环境。这是一个新模型。接口方面没有很多标准。

小芯片集成的最早采用者往往是可以控制所有设计元素，特别是界面的垂直集成公司，” ASE的业务开发高级总监Eelco Bergman在最近的IMAPS2020会议上的演讲中说。“如今，小芯片设计将主要由芯片开发商推动，无论是IDM还是无晶圆厂供应商。随着行业的发展和生态系统的开放，您将看到这种变化。”其他人表示同意。“了解总线设计和接口规格非常关键。如果是专有情况，那么显然客户最终将在那里担任领导角色。这将在一段时间内成为现实，” Amkor高级封装和技术集成副总裁Mike Kelly在演讲中说。“一旦我们建立了一个大家都能理解并指定有通用总线架构的地方，那么设计就可以变得非常灵活，无论是垂直集成公司，IDM还是OSAT。”AMD，英特尔和其他一些公司已经引入了类似芯片的架构。例如，AMD的最新服务器处理器产品线代替了大型的单芯片，将较小的芯片集成在一个模块中，该模块有时称为多芯片模块（MCM）。

使用管芯到管芯互连来连接芯片。AMD的MCM被称为2D小芯片设计，它基于14nm工艺集成了集成的I / O和内存控制器芯片。那个死在中间。MCM中还集成了八个7nm处理器管芯。四个处理器管芯位于I / O管芯的每一侧。

图1：具有8个核心芯片和1个I / O芯片的AMD EPYC服务器芯片

由于服务器处理器产品线的原因，AMD转向了类似小芯片的方法。“为了维持每两年2倍性能所要求的性能趋势，我们将需要小芯片，不仅要以更高的良率实现更多的晶体管，还要减少先进节点硅的总量，” Bryan Black说， AMD的高级研究员在演讲中展望未来，AMD计划在服务器处理器方面扩大其MCM工作。它还计划使用3D堆叠技术开发小芯片。“当我们进入3D堆叠时，我们将加剧在2D中一直在努力的所有这些挑战，” Black说。

基于2D和3D的小芯片设计都面临许多相同的挑战。布莱克说：“小芯片不是免费的。” “它们确实具有与之相关的成本，包括封装成本和模具面积成本的增加。我们不能采用面积为2X的单片组件并将其分成两个较小的裸片，每个裸片仅占1X的面积。两者之间的通信以及其他的电源逻辑，其他的一致性逻辑，其他的时钟控制以及有效的测试控制，都将产生开销。除了连接这两个裸片并使它们看起来尽可能像一个裸片所需的I / O通信开销外，我们还有大量的额外控制逻辑。”

最重要的是，封装需要具有良率的模具，也称为已知的良模具。封装中的一个坏晶粒可能导致产品或系统故障。“所有模具都有参数变化。因此，我们遇到了多管芯解决方案的基本测试和特征化问题。有些很慢。有些很快。有些会消耗更多或更少的电量。”布莱克说。

热量，功率分配和可靠性也是基于小芯片设计的挑战。然后，如果打包失败，那么最大的问题就是谁来负责。是芯片供应商，IP供应商还是封装厂？

为此，封装行业可以借鉴过去的经验，尤其是在2.5D的早期阶段。使用2.5D时，管芯堆叠或并排放置在中介层的顶部。内插器结合了硅通孔（TSV），充当芯片和电路板之间的桥梁。在2.5D的早期阶段，设备制造商一直在努力应对不同的模具，集成问题和成品率挑战。但是，随着时间的流逝，供应商解决了这些问题。

“我记得2.5D项目何时开始，” Amkor的Kelly说。“帮助我们的第一件事就是提高产量。然后，对您遇到的少量产量损失进行分类并不是一个巨大的挑战。”如果管芯不符合规格，供应商将对设备进行广泛的根本原因分析。这需要一个完善的测试策略。

可以使用小芯片为同种集成实现相同类型的配方。和以前一样，开发出合格率高的模具至关重要。“您将把它带到另一个极端。您将拥有更多的模具和更多的焊点。但是，只要您的基本装配过程坚如磐石，讨论就不会像我们在2.5D中发现的那样痛苦。” Kelly说。实际上，封装必须以可接受的成本获得良好的产量。但是，当发生故障时，它可以返回给供应商。

“归根结底，供应商是最终负责产品的供应商。但是支持该芯片供应商的供应商可以在该故障分析过程中提供帮助。一旦确定了这一点，负债和责任就会变得更加清楚。”目标是首先预防故障。从设计开始，需要采取整体方法。“在设计阶段，我们将找出最适合客户的方法，” Quik-Pak首席运营官Ken Molitor说。“我们将交钥匙整个项目，在那里我们设计基板，制造基板，然后提出具有凝聚力的设计。然后，我们将其组装。（在此过程中，有一些里程碑。）这往往会降低他和我们的风险。”

思科还为其其他网络产品开发ASIC。其他通信设备供应商也开发ASIC。厂商出于多种原因也在探索或实施替代方法。在每个节点上，ASIC变得越来越大，越来越昂贵。它还集成了SerDes（串行器/解串器），可提供高速的芯片到芯片通信。Juniper的资深工程师Valery Kugel在演讲中说：“网络带宽扩展要求导致每一代技术的联网ASIC裸片尺寸都会增加。” “（SerDes）占据了ASIC的很大一部分。”还有其他问题。

ASIC由数字和模拟模块组成。数字部分得益于扩展功能，可在更高带宽下实现更多功能。但是，并非所有事情都能从扩展中受益。“ SerDes功能没有减少。那是一个模拟结构。它无法很好地扩展。” TE Connectivity的技术专家兼行业标准经理内森·特雷西（Nathan Tracy）说。Tracy还是行业标准组织光学互联网络论坛（OIF）的主席。这里有几种解决方案，包括小芯片。

为了将芯片连接到封装中，OIF正在开发一种称为CEI-112G-XSR的芯片对芯片接口标准。XSR连接MCM中的小芯片和光学引擎。它可通过短距离链路实现高达112Gbps的数据速率。XSR仍处于草稿形式。有几种方法可以在网络设备中实现小芯片和XSR。例如，大型ASIC分为两个较小的管芯，这些管芯使用XSR链接进行连接。在另一个示例中，大型SerDes模块被分解为四个较小的I / O芯片。然后，在MCM中，ASIC位于中间，中间被四个较小的I / O小芯片包围。 

图2：需要管芯到管芯连接的以太网交换机SoC的示例。资料来源：Synopsys

另外，设备制造商可以将光学引擎与MCM中的交换芯片ASIC集成在一起。特雷西说：“业界对于共封装光学器件的讨论很多。” “我说的是从交换机面板上的可插拔光收发器转移到将光学引擎直接安装在交换硅片上的可能性。您需要低功耗高速互连。讨论的重点是OIF的XSR开发。”小芯片的采用将取决于应用。在某些情况下，ASIC仍然有意义。这里有几个因素，例如成本和产量。特雷西说：“这全都与降低功耗有关。”

如果这项技术可行，AR / VR眼镜可以用于数据检索，面部识别，游戏和语言翻译。他们还可以将演示文稿或键盘投影在表面上。“ [AR / VR]及其变体设备只是成为下一代计算平台的旅程的开始，” Facebook Reality Labs的主任兼研究科学家刘千ao在去年IEDM上的一篇论文中表示。

开发一副有用且廉价的智能眼镜并不是一件容易的事。这些产品需要新的低功耗芯片，显示器和接口。在这些眼镜中，程序是使用语音，视线和头部/身体移动来激活的。所有这些技术必须是安全的。“我们将需要全面改善，” Facebook的硅工程总监Ron Ho在IMAPS2020的演讲中说。“相对于电源，我需要的性能要比当今系统所能维持的性能高得多。

通常，我需要以较低的延迟更快地运行事情。”为了以合适的尺寸实现智能眼镜，IC封装是关键。Ho说：“我必须管理能够提高性能和降低延迟的软件包。” “您不能强迫芯片经过多英寸的走线并在PCIe上消耗大量功率。

但是，您可以将它们共同封装，然后彼此放置。通过TSV，它们具有更高的带宽和更高的性能连接。”在IEDM上，Facebook披露了有关其AR / VR眼镜的一些线索，这些线索正在研发中。Facebook在一篇论文中概述了用于AR / VR眼镜的计算机视觉接口技术的发展。

基础技术是先进的CMOS图像传感器。CMOS图像传感器在智能手机和其他产品中提供相机功能。但是标准的图像传感器不足以用于AR / VR眼镜。所需要的是具有先进封装的机器感知优化图像传感器。Facebook在论文中描述了一种三层图像传感器。第一层是具有处理单元的图像传感器，其后是聚合处理器，然后是云计算平台。Facebook还提到了铜杂化粘合。为此，使用铜-铜扩散键合技术将管芯堆叠并连接。目前尚不清楚Facebook是否会走这条路，但是混合粘合是图像传感器领域的一项已知技术。

“我们为许多不同的部门提供服务，” Quik-Pak的Molitor说。“我们确实为军用/航空业服务。军事/航空计划往往是长期存在的。它们习惯于处理必须工作20到30年的组件。”军用/航空客户面临其他挑战。与商业领域一样，开发高级芯片的成本昂贵，但每个节点的收益却在缩小。另外，国防部门的数量相对较少。有时，国防界使用非美国铸造厂来获得先进的芯片，但出于安全目的，它更倾向于使用在岸供应商。军用/航空业客户希望获得可信赖且有保证的芯片和封装供应链。尽管如此，国防部仍在寻找芯片扩展以外的替代方法，即异构集成和小芯片。例如，英特尔最近获得了国防部新芯片工作的新合同，即最新的异构集成原型（SHIP）计划。

根据该计划，英特尔围绕小芯片建立了新的美国商业实体。该计划使客户可以使用英特尔的封装功能，包括国防部和国防界。SHIP程序包含多个部分。当英特尔赢得该计划的数字部分时，Qorvo被授予了SHIP项目的RF部分。在该项目下，Qorvo将在德克萨斯州建立一个射频异构封装设计，生产和原型制作中心。该中心将主要为国防界服务。Qorvo对mil / aero并不陌生。

多年来，RF设备和其他产品的供应商为mil / aero和商业领域提供铸造和封装服务。该公司开发基于氮化镓（GaN），砷化镓（GaAs）和其他工艺的器件。多年来，以密尔/航空为单位的封装要求已经发生了变化。“多年前，我刚开始为Qorvo工作时，没人希望我们将封装好的零件寄给他们。Mil / aero希望裸机，” Qorvo国防和航空航天市场战略总监Dean White说。“我们已经看到市场从军事裸露的航空航天市场转变为封装和封装集成市场。

封装比几年前更加环保。我们根据功率水平，散热和抗振性，以多种不同的封装为军用/航空封装。根据SHIP计划，Qorvo将使用基于GaN，GaAs和硅的器件提供异质封装服务。目的是满足国防部所称的SWAP-C，这是一个首字母缩写，表示相控阵雷达系统，无人驾驶车辆，电子战平台和卫星等各种应用中封装的尺寸，重量，功率和成本要求。

尽管Qorvo将提供一站式服务，但SHIP计划是针对封装的。它将继续为军事/航空业的客户提供铸造和封装服务。“我们以铸造模型为模型。我们使用的是同一类型的模型。这将是一项服务。您可以在我们的铸造厂进行设计。然后，您可能会说，'您可以将这些零件放入封装中吗？因此，这是我们现有能力的补充或扩展。”怀特说。同时，mil / aero涉及定制工作。每个客户可能有不同的封装要求，并面临各种挑战。以RF为例。White说：“ RF社区面临的挑战之一是，一旦将设备放入封装中，就会改变RF性能。” “您必须设计芯片和MMIC使其适合这些封装，并使其性能尽可能接近其最初的预期性能。”考虑到这一点，围绕RF开发小芯片模型说起来容易做起来难。“（SHIP）的目标是使用GaN，GaAs和硅。它们也将全部集成到这些异构包中。”怀特说。“频率越高，进行小芯片类型设计的挑战就越大。这是我们作为SHIP的一部分正在探索的领域之一。这就是政府所称的小芯片设计。这还没有完全定义。”

来源：本文由摩尔芯闻编译自Semiengineering