微处理器中分段高速缓存的设计方法及分段高速缓存

• 摘要：

  本发明公开了一种微处理器中分段高速缓存的设计方法及分段高速缓存,在传统数据高速缓存上增加段表以及相应的控制逻辑等段机制,增加用于在段机制基础上实现预取的预取智能体,同时在指令集中增加维护段的创建段、删除段指令,在传统的存数、取数指令上增加段号,并增加特殊的存数、取数指令,用于启动预取智能体;当数据高速缓存在使用时,查找段表与有效地址计算并行执行,地址映射在有效地址计算和查找段表之后执行,最后根据地址映射得到的高速缓存行的地址对高速缓存进行访问.本发明使得高速缓存能够在较小的软件管理开销下,充分利用程序中数据的局部性,提升计算机中存储系统的访问性能,进而改善存储墙问题.

• 专利类型：

  发明专利

• 申请/专利号：

  CN200710036007.9

• 申请日期：

  2007.10.31

• 公开/公告号：

  CN101149704

• 公开/公告日：

  2008-03-26

• 发明人：

  杨学军 吴俊杰 唐玉华 刘光辉 曾坤 张百达 冯权友

• 申请人：

  中国人民解放军国防科学技术大学

• 主分类号：

  G06F12/08(2006.01)I,G,G06,G06F,G06F12

• 分类号：

  G06F12/08(2006.01)I,G06F9/38(2006.01)I,G,G06,G06F,G06F12,G06F9,G06F12/08,G06F9/38

• 主权项：

  1、一种微处理器中分段高速缓存的设计方法,其特征在于:在传统数据高速缓存上增加段表以及相应的控制逻辑等段机制,增加用于在段机制基础上实现预取的预取智能体,同时在指令集中增加维护段的创建段、删除段指令,在传统的存数、取数指令上增加段号,并增加特殊的存数、取数指令,用于启动预取智能体;当数据高速缓存在使用时,查找段表与有效地址计算并行执行,地址映射在有效地址计算和查找段表之后执行,最后根据地址映射得到的高速缓存行的地址对高速缓存进行访问,如果在高速缓存中找到对应的项,就在对应的数据存储器中进行数据访问,否则启动失效处理过程.