本发明属于电子器件材料制备技术领域,公开了一种显示用电子器件高导电联耦合电极及其制备方法.所述方法包括如下制备步骤:(1)在衬底上沉积5~200nm厚度的铜合金薄膜作为粘附阻挡层;(2)在铜合金薄膜上沉积5~1000nm厚的纯铜薄膜.步骤(1)和步骤(2)完成后可选择性在温度100~500℃的条件下进行退火0.5~2h.所述铜合金薄膜的材料成分包括铜、铬和锆.本发明制备的高导电联耦合电极具有高结合强度,低电阻率,刻蚀兼容性好,工艺简单,成本低廉的优点.
发明专利
CN201710229717.7
2017.04.10
CN106992120A
2017-07-28
彭俊彪 卢宽宽 宁洪龙 姚日晖 胡诗犇 魏靖林 邹建华 陶洪 徐苗 王磊
华南理工大学
H01L21/28(2006.01)I,H,H01,H01L,H01L21
H01L21/28(2006.01)I,H01L21/285(2006.01)I,H,H01,H01L,H01L21,H01L21/28,H01L21/285
一种显示用电子器件高导电联耦合电极的制备方法,其特征在于包括如下制备步骤:(1)在衬底上沉积5~200nm厚度的铜合金薄膜作为粘附阻挡层;(2)在铜合金薄膜上沉积5~1000nm厚度的纯铜薄膜.