一种FinFET器件结构及其制造方法

• 摘要：

  本发明提供了一种FinFET器件结构及其制造方法,包括:衬底;第一、第二鳍片,所述第一、第二鳍片位于所述衬底上方,彼此平行;栅极叠层,覆盖所述衬底和部分第一、第二鳍片的侧壁;源区,位于所述第一鳍片未被栅极叠层所覆盖的区域;源端外延区,位于所述第一鳍片一端的上方,其长度小于鳍片长度的1/2;漏区,位于所述第二鳍片未被栅极叠层所覆盖区域;漏端外延区,位于所述第二鳍片中与源区外延区相反的另一端的上方,其长度小于所述鳍片长度的1/2.本发明在现有FinFET工艺的基础上提出了一种新的器件结构,使器件的栅长不受footprint尺寸限制,有效地解决了短沟道效应所带来的问题.

• 专利类型：

  发明专利

• 申请/专利号：

  CN201410459154.7

• 申请日期：

  2014.09.10

• 公开/公告号：

  CN105470298A

• 公开/公告日：

  2016-04-06

• 发明人：

  尹海洲 刘云飞 李睿

• 申请人：

  中国科学院微电子研究所

• 主分类号：

  H01L29/78(2006.01)I,H,H01,H01L,H01L29

• 分类号：

  H01L29/78(2006.01)I,H01L29/06(2006.01)I,H01L21/336(2006.01)I,H,H01,H01L,H01L29,H01L21,H01L29/78,H01L29/06,H01L21/336

• 主权项：

  一种U型FinFET器件结构,包括:衬底(100);第一鳍片(210)和第二鳍片(220),所述第一鳍片(210)和第二鳍片(220)位于所述衬底(100)上方,彼此平行;栅极叠层(300),所述栅极叠层覆盖所述衬底和部分第一鳍片(210)和第二鳍片(220)的侧壁;源区(410),所述源区位于所述第一鳍片(210)未被栅极叠层所覆盖区域;源端外延区(240),位于所述第一鳍片(210)一端的上方,其长度小于鳍片长度的1/2;漏区(420),所述漏区位于所述第二鳍片(220)未被栅极叠层所覆盖区域;漏端外延区(250),位于所述第二鳍片(220)中与源区外延区相反的另一端的上方,其长度小于所述鳍片长度的1/2;侧墙(230),所述侧墙(230)位于所述第一鳍片(210)和第二鳍片(220)两侧,栅极叠层(300)上方,用于隔离源区、漏区和栅极叠层.