本发明公开了用于神经网络处理器的近似浮点乘法器及浮点数乘法.该近似浮点乘法器在执行操作数的尾数乘法操作时根据指定的精度从各操作数尾数高位开始截取部分位并在所截取的部分位前后补1得到两个新的尾数,对这两个新的尾数进行乘法运算,以得到乘积的近似尾数,以及在经规格化后的近似尾数的低位补零使其位数与操作数的尾数位数一致从而得到所述乘积的尾数.该近似浮点乘法器采用近似计算的方式,根据精度需求截取尾数的不同位数进行相应乘法操作,降低了乘法操作的能量损耗,提高了乘法运算速度,进而使得神经网络处理系统性能更加高效.
发明专利
CN201710311756.1
2017.05.05
CN107273090A
2017-10-20
韩银和 许浩博 王颖
中国科学院计算技术研究所
G06F7/57(2006.01)I,G,G06,G06F,G06F7
G06F7/57(2006.01)I,G06N3/063(2006.01)I,G,G06,G06F,G06N,G06F7,G06N3,G06F7/57,G06N3/063
一种近似浮点乘法器,包括:符号位运算单元,其对输入的两个操作数的符号位进行异或运算以得到这两个操作数的乘积的符号位;阶码运算单元,其对输入的两个操作数的阶码进行加法运算,以得到所述乘积的阶码;尾数运算单元,其根据指定的精度从各操作数尾数高位开始截取部分位并在所截取的部分位前后补1得到两个新的尾数,对这两个新的尾数进行乘法运算,以得到乘积的近似尾数,其中所述精度指示操作数的尾数中需要参与乘法运算的位数;规格化单元,其对所述近似尾数和所述乘积的阶码进行规格化处理;移位单元,其在经规格化后的近似尾数的低位补零使其位数与操作数的尾数位数一致,以得到所述乘积的尾数.