用于神经网络处理器的浮点乘法器及浮点数乘法

• 摘要：

  本发明公开了用于神经网络处理器的浮点乘法器及浮点数乘法.该浮点乘法器对待相乘的两个操作数的尾数进行匹配以选择不同的操作模式来获得乘积的尾数,在两个操作数的尾数高四位相匹配时直接输出其中一个操作数的尾数,在两个操作数的尾数高三位相匹配时先截取这两个操作数的尾数的部分位并在所截取的数的高位处补1,然后再进行乘法计算并输出结果,如果不满足上述条件才对这两个操作数的尾数进行乘法运算以得到所述乘积的尾数.该浮点乘法器在执行乘法操作时采用近似计算和精确计算结合的方式,采用数据替换和部分位相乘等具有较低能量损耗的工作在不牺牲较大工作精度的同时提高了乘法操作的工作能效,也使得神经网络处理系统性能更加高效.

• 专利类型：

  发明专利

• 申请/专利号：

  CN201710311728.X

• 申请日期：

  2017.05.05

• 公开/公告号：

  CN107291419A

• 公开/公告日：

  2017-10-24

• 发明人：

  韩银和 许浩博 王颖

• 申请人：

  中国科学院计算技术研究所

• 主分类号：

  G06F7/57(2006.01)I,G,G06,G06F,G06F7

• 分类号：

  G06F7/57(2006.01)I,G06N3/02(2006.01)I,G,G06,G06F,G06N,G06F7,G06N3,G06F7/57,G06N3/02

• 主权项：

  一种浮点乘法器,包括:符号位运算单元,其对输入的两个操作数的符号位进行异或运算以得到这两个操作数的乘积的符号位;阶码运算单元,其对输入的两个操作数的阶码进行加法运算,以得到所述乘积的阶码;尾数运算单元,其对输入的两个操作数的尾数进行匹配以从多个计算模式中选择相应模式来计算所述乘积的尾数;规格化单元,其对自尾数运算单元输出的尾数和自阶码运算单元输出的阶码进行规格化处理,并输出经规格化后的阶码和尾数;其中,所述多个计算模式包括第一模式、第二模式和第三模式,在第一模式中直接选取其中一个操作数的尾数作为所述乘积的尾数,在第二模式中,分别从这两个操作数的尾数的高位开始截取部分位并在所截取的数的高位处补1,接着对所得到两个数进行乘法运算以得到所述乘积的尾数,在第三模式中,对这两个操作数的尾数进行乘法运算以得到所述乘积的尾数;所述尾数运算单元在输入的两个操作数的尾数高四位相匹配时选择第一模式,否则在这两个操作数的尾数高三位相匹配时选择第二模式,否则选择第三模式.