本发明提供一种混合内存立方体存储系统,包括混合立方体和设置在所述混合立方体的电路逻辑层上的计算控制器、乘加加速器及缓存.其中计算控制器响应于接收的要进行乘加计算的指令,通过所述混合立方体的内存控制器读取要进行计算的数据存入至缓存中,并指示乘加加速器进行计算;该乘加加速器用于响应于来自所述计算控制器的指令,读取缓存中的数据来并行地进行多路乘加计算并将计算结果写入至缓存.这样,在卷积神经网络计算时大量的并行计算及其涉及的频繁访存操作都可以该混合内存立方体内部完成,充分利用了混合内存立方体内部极高的内存带宽和低访问延迟,加快了计算速度,使得卷积神经网络整体的计算效率得到了提升.
发明专利
CN201710311909.2
2017.05.05
CN107301455A
2017-10-27
韩银和 翁凯衡
中国科学院计算技术研究所
G06N3/063(2006.01)I,G,G06,G06N,G06N3
G06N3/063(2006.01)I,G06F7/57(2006.01)I,G,G06,G06N,G06F,G06N3,G06F7,G06N3/063,G06F7/57
一种混合内存立方体存储系统,包括混合立方体和设置在所述混合立方体的电路逻辑层上的计算控制器、乘加加速器及缓存,其中所述计算控制器用于响应于接收的指令指示所述混合立方体的内存控制器对所述混合立方体中的数据进行存取,读写缓存以及指示乘加加速器进行计算;所述乘加加速器用于响应于来自所述计算控制器的指令,读取缓存中的数据来并行地进行多路乘加计算并将计算结果写入至缓存.