本发明是一种基于图形处理器的并行化地检测约束的方法,步骤:1)以量词为分割点,将一条约束分割成若干处理单元,通过调度这些处理单元,消除检测过程中的递归并最大化并行度;2)根据当前的处理单元和信息集合,产生相应数量的GPU线程,每个GPU线程根据自身的线程号计算其对应的变量赋值,并处理在此赋值下的处理单元.一个被赋值的处理单元称为一个并行计算单元,并行计算单元是能在GPU中并行处理的最小单元;3)索引-结果池的二层次存储策略,所有并行计算单元的节点产生的非定长结果存储在结果池中,而在索引中存储节点产生的结果在结果池中的起始地址和长度,该策略"串行分配空间,并行写结果",能达到较高的写速度.
发明专利
CN201410358441.9
2014.07.25
CN104123178A
2014-10-29
许畅 马晓星 吕建 眭骏
南京大学
G06F9/46(2006.01)I,G,G06,G06F,G06F9
G06F9/46(2006.01)I,G,G06,G06F,G06F9,G06F9/46
一种基于图形处理器的并行化约束检测方法,其特征在于,它包括:基于量词的约束分割步骤;基于处理单元的并行处理步骤;存储策略步骤.