基于FPGA的梯度投影方法

• 摘要：

  本发明公开了一种基于FPGA的梯度投影方法,主要解决现有技术运算周期长,资源利用率低,延时长的问题.其实现步骤是:1.使用梯度投影方法解出雷达成像的输出数据;2.在Vidado高层次综合HLS软件中对使用梯度投影方法的求解过程对进行多次优化;3.将优化后的梯度投影方法通过寄存器传输级RTL,生成具有雷达成像功能的知识产权核;4.在FPGA中调用生成的知识产权核,根据雷达时序在知识产权核的输入端输入实测数据,在知识产权核的输出端得到雷达成像的输出数据,实现在FPGA中的雷达成像.本发明可将原来的算法快速部署到FPGA上,缩短了开发周期,降低了延时,提高资源利用率,可用于前视微波成像.

• 专利类型：

  发明专利

• 申请/专利号：

  CN201610917437.0

• 申请日期：

  2016.10.21

• 公开/公告号：

  CN106556831A

• 公开/公告日：

  2017-04-05

• 发明人：

  全英汇 周慧敏 邢孟道 冶佩 吴耀君 陈烨翀 王旭

• 申请人：

  西安电子科技大学

• 主分类号：

  G01S13/89(2006.01)I,G,G01,G01S,G01S13

• 分类号：

  G01S13/89(2006.01)I,G,G01,G01S,G01S13,G01S13/89

• 主权项：

  一种基于FPGA的梯度投影方法,包括:(1)获取实测的目标的回波数据s^u和方向图数据F_θ,其中θ∈(1,10000),u∈(1,196);(2)计算回波数据s^u＝F_θσ^u中的待恢复场景散射系数σ^u:(2a)设置搜索第一加权因子β∈(0,1)和第二加权因子选择初始出发点z₀,并将计数器置0;(2b)计算初始步长:a₀∈[α_min,α_max],其中α_min表示限定a₀范围的最小值,α_max表示限定a₀范围的最大值,且0<α_min<α_max,g_k是投影的梯度方向,T表示矩阵的转置;(2c)在满足第一加权因子β和第二加权因子μ的条件下,寻找使得下式成立的第k次迭代步长a_k:$F\left({(z_k-a_k\&dtri;F\left(z_k\right))}_{+}\right)\&le;F\left(z_k\right)-\mathrm{\&mu;}\&dtri;F{\left(z_k\right)}^T(z_k-{(z_k-a_k\&dtri;F\left(z_k\right))}_{+})$其中表示一阶梯度值,(·)₊表示取(·)的正数部分,z_k表示第k次迭代时的可行点;(2d)计算新的可行点z_k+1表示第k+1次迭代时的可行点;(2e)对可行点进行收敛检测,判断z_k+1的值是否满足如下终止条件:其中是正常数,tolP是一个极小值参数,如果满足该终止条件,则输出z_k+1的值,作为待恢复场景散射系数σ^u;如果不满足,则令k＝k+1,返回到步骤(2b);(3)在FPGA自带的Vivado HLS软件中对步骤(2)进行优化,得到优化后的待恢复场景散射系数(4)优化完成后,在Vivado HLS软件中将寄存器传输级RTL转换成具有成像功能的知识产权核,在FPGA中调用该知识产权核,对优化后的待恢复场景散射系数进行重新排列并通过矢量叠加,最终得到待恢复场景的二维图像,完成基于FPGA的梯度投影.